Source-Synchronous Networks-On-Chip Circuit and Architectural Interconnect Modeling

【電子書籍なら、スマホ・パソコンの無料アプリで今すぐ読める！】

This book describes novel methods for network-on-chip (NoC) design, using source-synchronous high-speed resonant clocks. The authors discuss NoCs from the bottom up, providing circuit level details, before providing architectural simulations. As a result, readers will get a complete picture of how a NoC can be designed and optimized. Using the methods described in this book, readers are enabled to design NoCs that are 5X better than existing approaches in terms of latency and throughput and can also sustain a significantly greater amount of traffic.画面が切り替わりますので、しばらくお待ち下さい。
※ご購入は、楽天kobo商品ページからお願いします。
※切り替わらない場合は、こちらをクリックして下さい。
※このページからは注文できません。

この商品の詳細を調べる

: 本・雑誌・コミック » 洋書 » COMPUTERS ＆ SCIENCE